Verilog HDL & VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ/安岡貴志

2,860

販売サイトへ移動
著:安岡貴志
出版社:CQ出版
発売日:2010年10月
シリーズ名等:デザインウェーブムック
キーワード:VerilogHDL＆VHDLテストベンチ記述の初歩論理回路の検証で用いるHDL文法とノウハウ安岡貴志 ヴえりろぐえいちでいーえるあんどヴいえいちでいーえ ヴエリログエイチデイーエルアンドヴイエイチデイーエ やすおか たかし ヤスオカ タカシ



著者名:安岡貴志 
出版社名:CQ出版
シリーズ名等:デザインウェーブムック
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。

※本データはこの商品が発売された時点の情報です。

販売サイトへ移動